Будущие процессоры смогут получить больше кеша: TSMC спустя восемь лет застоя научилась уменьшать ячейки SRAM
На протяжении жизненного цикла 5-нм, 3-нм и 2-нм техпроцессов TSMC занимаемая ячейкой SRAM площадь почти не уменьшалась, но к 2028 году техпроцесс A14 должен обеспечить масштабирование более чем на 19 %. Это позволит создавать чипы с бόльшим объёмом кеша или уменьшить размеры чипов. Источник изображения: Intel
Описание из RSS.
Читать у источника →
Темы
# разработка и производство электроники
Читайте также
Похожие новости
Дженсен Хуанг не ждёт избытка памяти к 2029 году и не исключает сотрудничества с китайской CXMT.
«Тантор Лабс» и разработчик платформы контейнеризации и управления ИИ-инфраструктурой «Платформа Боцман» представили новую программно-аппар…
Последним техпроцессом компании Samsung без использования дорогостоящих сканеров EUV стал 8-нм 8LPU. Он был представлен и внедрён в 2017 го…
Micron решила перепрыгнуть через десятое поколение флеш-памяти и готовит сразу 3D NAND G11 — с более чем 400 слоями вместо 276 у нынешней G…
Реклама
Материал партнёра, не новость
Платинум — кредитная карта с лимитом до 1 000 000 ₽
Оформить можно онлайн, нужен только паспорт. Если оформить по ссылке, вы получите бесплатное обслуживание навсегда.
Финансовые услуги оказывает АО «ТБанк».
❗ Важно · 0
👍 Полезно · 0
🔥 Горячо · 0
